好多东说念主第一反映是：摩尔定律还没搞昭彰呢，怎样又来了个新的？别急，我们用盖屋子打个比喻，一听就懂。

畴昔几十年，芯片界一直推拿尔定律的套路走：晶体管像平房一样铺在地上，想多塞点晶体管，就得把每个晶体管作念小。从10nm缩到7nm，再缩到5nm、3nm，这叫“微缩工艺”。每平缓一步，同面积下晶体管密度就翻一倍，性能也往上翻。

但这个玩法有个硬门槛：到了5nm以下，必须用EUV光刻机。而EUV光刻机，偏巧被卡了脖子。

华为此次提倡的韬定律，换了个想路——不拚命平缓晶体管了，而是把平房改成楼房。晶体管不错往上堆叠，一层变两层，两层变三层。不异的7nm工艺，原本只可放100万个晶体管，咫尺叠两层就能放200万个，性能径直翻倍。

按照华为公布的数据，在固定制程下，这种“逻辑折叠”时代能让晶体管密度阶段性擢升55%，能效擢升41%。首款接纳这项时代的，将是本年秋季发布的麒麟芯片。用等效7nm的闇练工艺，晶体管密度能达到238MTr/mm²——平稳，这关联词3nm才有的水平。

更让东说念主吃惊的是背面的数字：到2031年，用不异的7nm工艺，通过逻辑折叠，晶体管密度能作念到400+MTr/mm²，AG真人·(中国)官方网站主频跑到5.0GHz。换算一下，极度于咫尺的1.4nm以致更高。

也即是说，在不使用EUV光刻机的前提下，这条路能一直走到等效1.4nm。

音尘一出，好多东说念主认为EUV光刻诡秘凉了。毕竟好意思国这些年卡脖子，主要即是卡EUV。咫尺华为绕畴昔了，那卡住还有啥真理？

但安宁下来想一想，事情没那么浅薄。这里藏着两个疑问。

第一个数字：散热。晶体管叠起来像盖高楼，楼越高，热量越难散。AMD以前搞过访佛的3D堆叠时代，后果发烧量大得离谱，CPU得配大电扇、水冷智力压住。手机芯片里可莫得电扇，如果发烧严重，性能再强也用不上。这个问题怎样惩处，咫尺还莫得明确的说法。

第二个数字：敌手也能用。你猜度的逻辑折叠，台积电、三星难说念想不到吗？他们本来就有1.4nm的先进工艺，再叠上两层，那就不叫1.4nm了，径直奔着0.7nm、0.5nm去了。这么一来，差距不仅没平缓，反而可能拉得更大。

是以，韬定律的出现，照实给国产芯片提供了一条无谓EUV也能往前走的路，这是善事。但它不是全能药，散热问题、敌手的同步升级问题，齐是绕不开的坎。

先让枪弹飞顷刻间吧。本年秋天，第一颗用上这项时代的麒麟芯片就会亮相，到时代是骡子是马AG真人·(中国)官方网站，拉出来遛遛就知说念了。